• Класифікатори
• П

ПКВМ (програмована користувачем вентильна матриця), FPGA (field-programmable gate array)

Документи:

• Dodiu, E. Planificator de timp real implementat hardware pentru sisteme embedded bazate pe fpga [Текст] / E. Dodiu. – Suceava : Editura Universitatii "Stefan cel Mare", 2021. – 154 s. – ISBN 978-973-666-716-9 : 150,00 uah.
• Кодирование наборов микроопераций в совмещенном автомате [Текст] / А. А. Баркалов, Л. А. Титаренко, Я. Е. Визор [и др.] // Управляющие системы и машины. – 2018. – № 3. – С. 42-50.
• Гаврілов, Д. В. Розподільник імпульсів і рівнів на програмованих користувачем вентильних матрицях [Текст] / Д. В. Гаврілов, В. Ю. Щепанівський // Матеріали XLVI науково-технічної конференції підрозділів Вінницького національного технічного університету (НТКП ВНТУ - 2017), 15-24 березня 2017 р. : збірник доповідей / МОН України, ВНТУ. – Вінниця : ВНТУ, 2017. – Т. 3. – С. 1910-1913.
• Гаврілов, Д. Кодування потокового аудіосигналу із застосуванням ПКВМ [Текст] / Д. Гаврілов, В. Кофанов, І. Баландюк // Сучасні проблеми радіоелектроніки, телекомунікацій та приладобудування (СПРТП-2011) : матеріали V Міжнародної науково-технічної конференції / МОНМС України, ВНТУ, Вінницька філія ВАТ "Укртелеком". – Вінниця : ВНТУ, 2011. – С. 55-56.
• Жабин, В. И. Исследование методов построения вычислительных устройств на основе FPGA [Текст] / В. И. Жабин, Н. А. Ковалев // Технология и конструирование в электронной аппаратуре. – 2002. – № 2. – 35-39.
• Жуков, И. А. Метод экстраполяции в цифровых интегрирующих структурах [Текст] / И. А. Жуков, Н. А. Ковалев // Інформаційні технології та комп'ютерна інженерія. – 2015. – № 1. – С. 33-39.
• Жуков, И. А. Метод экстраполяции в цифровых интегрирующих структурах [Електронний ресурс] / И. А. Жуков, Н. А. Ковалев // Інформаційні технології та комп'ютерна інженерія. – 2015. – № 1. – С. 33-39.
• Кравець, П. І. Методика апаратно-програмної реалізації однонейронного нейромережевого ПІД-регулятора на FPGA [Текст] / П. І. Кравець, В. А. Жеребко, В. М. Шимкович // Вісник Вінницького політехнічного інституту. – 2011. – № 3. – С. 148-152.
• Наринделл, Лалл "Судный день" для ПЛИС: появление второго поколения структурированных ASIC [Текст] / Л. Наринделл // Электронные компоненты. – 2008. – № 1. – 24-31.
• Опанасенко, В. ПЛИС типа FPGA фирмы XILINX: возможности, проектирование и применение [Текст] / В. Опанасенко, В. Сахарин // Электронные компоненты и системы. – 2003. – № 4. – 7-11.
• Сергиенко, А. М. Отображение периодических алгоритмов в программируемые логические интегральные схемы [Текст] / А. М. Сергиенко, В. П. Симоненко // Электронное моделирование. – 2007. – 29, № 2. – 49-61.
• Проектування систем управління на основі мереж Петрі [Текст] / В. М. Судачевскі, В. В. Абабій, Е. Н. Гуцуляк, М. Подубний // Вісник Вінницького політехнічного інституту. – 2011. – № 3. – С. 98-102.
• Хабаров, А. Микросхемы FPGA и DSP-процессоры - конкуренция или взаимодействие? [Текст] / А. Хабаров // Электронные компоненты. – 2006. – № 1. – 43-46.
• Хаханов, В. И. Модели анализа неисправностей цифровых систем на основе FPGA, CPLD [Текст] / В. И. Хаханов, Х. М. Хак, М. Д. Масуд // Технология и конструирование в электронной аппаратуре. – 2001. – № 2. – 10-17.
• В каких случаях ПЛИС CPLD предпочтительнее ПЛИС типа FPGA? [Текст] // Электронные компоненты и системы. – 2003. – № 6. – 7-8.