Електронний каталог науково-технічної бібліотеки
Вінницького національного технічного університету
Класифікатори
ядро
ядро процесорне, ядро процессорное
Документи:
Беляев, А. А.
Построение реконфигурируемого тракта обработки данных в сигнальных процессорах с VLIW-архитектурой [Текст] / А. А. Беляев // Известия высших учебных заведений. Электроника. – 2011. – № 3. – С. 64-68.
Березовський, М. О.
Спосіб виконання кількох потоків команд на одному динамічно реконфігурованому процесорному ядрі [Текст] / М. О. Березовський // Вісник Національного університету "Львівська політехніка". – 2013. – № 773 : Комп'ютерні системи та мережі. – С. 12-15.
Гладштейн, М.
16-битные микроконтроллеры: состояние, перспектиивы и применение [Текст] / М. Гладштейн // Электронные компоненты. – 2006. – № 11. – 89-95.
Егоров, В.
Интегрированные сетевые процессоры FREESCALE с APM-ядрами поднимаются на следующий "ярус" [Текст] / В. Егоров // Электронные компоненты. – 2015. – № 7. – C. 84-88.
Майкл, Томпсон
Разработка портативных экономичных устройств на основе ПЛИС [Текст] / Т. Майкл // Электронные компоненты. – 2008. – № 1. – 62-64.
Родионов, А. А.
Контрелерные СФ-блоки для реализации функции управления в СБИС [Текст] / А. А. Родионов, И. И. Шагурин // Известия высших учебных заведений. Электроника. – 2009. – № 1. – С. 59-66.
Рон, Уилсон
Преимущества и перспективы многоядерных систем [Текст] / У. Рон // Электронные компоненты. – 2016. – № 12. – С. 68-71.
Інформаційно-пошукова система
'УФД/Бібліотека'
