Електронний каталог науково-технічної бібліотеки
Вінницького національного технічного університету
архитектура процессорная
Документи:
- Генерация эффективного кода для процессорных архитектур с явным параллелизмом [Текст] / Н. И. Вьюкова, В. А. Галатенко, С. В. Самборский, С. М. Шумаков // Программирование. – 2002. – № 5. – 27-51.
- Цифрова схемотехніка та архітектура мікропроцесорів [Текст] : навчальний посібник / С. П. Євсеєв, Н. В. Дженюк, М. Ю. Охрименко [та ін.] ; НТУ "ХПІ". – Харків : НТУ "ХПІ" ; Львів : Новий Світ-2000, 2023. – 513 с. – ISBN 978-966-418-396-0 : 480,00 грн.
- Сравнение эффективности многосеточного метода на современных вычеслительных архитектурах [Текст] / В. Т. Жуков, М. М. Краснов, Н. Д. Новикова, О. Б. Феодоритова // Программирование. – 2015. – № 1. – С. 21-31.
|
