| |
Булах, Д. А.
Использование языка Verilog-A в современных схемотехнических САПР [Текст] / Д. А. Булах
// Изв.ВУЗов.Электроника. – 2007. – № 1. – 55-58.
Приведены примеры использования описания моделей на язке Verilog-A, анализируется скорость исполнения кода таких моделей и сделаны выводы о целесообразности его использования при моделировании схем |
