| |
Денисенко, Е. Л.
Об одном подходе к использованию VHDL-технологии для анализа асинхронных итерационных логических схем [Текст] / Е. Л. Денисенко, А. Д. Заводник
// Управляющие системы и машины. – 2002. – № 5. – 86-89.
Рассмотрен подход к проектированию асинхронных логических схем, дополняющий VHDL-технологию, на примере моделирования итерационного блока деления |
